EMC PCB 设计规范

EMC PCB 设计规范

**

一、引言

在现代电子设备中，电磁兼容（EMC）已成为至关重要的设计考量因素。印刷电路板（PCB）作为电子设备的核心载体，其设计质量直接影响设备的 EMC 性能。遵循 EMC PCB 设计规范，不仅能确保设备在复杂电磁环境中稳定运行，避免自身产生的电磁干扰对其他设备造成影响，还能满足相关国际、国家及行业的 EMC 标准，如 CISPR（国际无线电干扰特别委员会）、FCC（美国联邦通信委员会）以及我国的 GB 标准等。良好的 EMC PCB 设计有助于提高产品的可靠性、稳定性和市场竞争力，减少产品开发周期和成本。

二、布局规范

2.1 模块划分

2.1.1 按功能划分

将 PCB 上的电路按照功能划分为不同模块，如电源模块、信号处理模块、接口模块等。电源模块包含开关电源、线性稳压器等，因其工作时电流较大且存在高频开关信号，易产生电磁干扰，应与对干扰敏感的信号处理模块（如传感器信号调理电路、运算放大器电路等）保持一定距离，一般建议间距不小于 20mm。接口模块负责与外部设备连接，可能引入外部干扰，也需与其他模块适当隔离。

2.1.2 按频率划分

高频电路模块（如射频电路、高速数字电路）与低频电路模块（如音频电路、工频电源电路）分开布局。高频电路的信号变化速率快，产生的电磁辐射较强，若与低频电路混合布局，容易对低频电路造成干扰。例如，射频电路的工作频率可达 GHz 级别，应将其布置在 PCB 的一角，并采用金属屏蔽罩进行屏蔽，与低频电路模块的间距不小于 15mm。

2.1.3 按信号类型分

模拟信号电路与数字信号电路分开布局。模拟信号通常幅值较小，对噪声敏感，数字信号则以高低电平表示逻辑状态，边沿陡峭，会产生丰富的谐波。如在音频放大器的 PCB 设计中，模拟音频信号处理电路应远离数字控制电路，防止数字信号的干扰耦合到模拟信号中，影响音频质量。

2.1.4 综合布局

在实际设计中，往往需要综合考虑功能、频率和信号类型进行布局。例如，对于一款带有无线通信功能的智能设备，电源模块、射频模块、数字信号处理模块和模拟传感器模块需合理布局。电源模块靠近电源输入接口，射频模块布置在远离其他模块的一侧，并做好屏蔽措施；数字信号处理模块与模拟传感器模块分开，同时确保模拟传感器模块靠近传感器接口，以减少信号传输过程中的干扰。

2.2 特殊器件的布局

2.2.1 电源部分

开关电源芯片、功率电感、电解电容等电源器件应布局紧凑，以减小电源回路面积，降低电磁辐射。输入和输出滤波电容应尽量靠近电源芯片的相应引脚，例如输入滤波电容与电源芯片的输入引脚之间的连线长度应小于 5mm，输出滤波电容与输出引脚连线长度也应尽量短。电源模块的布局还应考虑散热问题，功率较大的电源器件需预留足够的散热空间，可通过添加散热片或设置散热过孔等方式进行散热。

2.2.2 时钟部分

晶振是产生时钟信号的关键器件，其产生的高频时钟信号是主要的电磁干扰源之一。晶振应尽可能靠近使用该时钟信号的芯片，如微控制器（MCU）、数字信号处理器（DSP）等，两者之间的连线长度应小于 10mm，且连线应尽量短而直，避免走直角或锐角。同时，晶振周围应设置接地保护环，通过多个过孔与地层相连，以减少时钟信号对外的辐射干扰。

2.2.3 电感线圈

功率电感、共模电感等电感线圈在工作时会产生磁场，应避免靠近对磁场敏感的器件，如霍尔传感器、磁敏电阻等。电感线圈的布局方向也需注意，应使电感产生的磁场方向尽量不与其他电路模块相互干扰。例如，共模电感常用于抑制共模干扰，其两个绕组的绕向应相反，且布局时应保证两个绕组到地的距离相等，以确保对共模信号的抑制效果。

2.2.4 总线驱动部分

总线驱动器（如地址总线、数据总线驱动器）的布局应靠近所驱动的总线，以减少信号传输延迟和信号失真。多个总线驱动器应整齐排列，其电源和地引脚应分别连接到相应的电源和地平面，且连接导线应尽量短而宽，以降低电源和地的阻抗。例如，在计算机主板的设计中，内存总线驱动器通常布局在内存插槽附近，以保证内存数据的快速稳定传输。

2.2.5 滤波器件

滤波电容、电感、铁氧体磁珠等滤波器件应尽量靠近被滤波的信号源或负载。例如，在电源线上使用的滤波电容应靠近电源输入接口或芯片的电源引脚，以有效滤除电源线上的高频噪声。铁氧体磁珠常用于抑制高频信号线上的共模干扰，应串接在信号线靠近干扰源的一端，其长度和直径应根据所抑制的频率范围进行选择。

三、布线规范

3.1 传输线模型及反射、串扰

3.1.1 传输线模型

在高频情况下，PCB 上的导线不能简单地视为理想导体，而应看作具有分布电阻、电感、电容和电导的传输线。传输线的特性阻抗由其分布参数决定，对于微带线（Microstrip），特性阻抗计算公式为：\(Z_0=\frac{87}{\sqrt{\epsilon_r + 1.41}}\ln(\frac{5.98H}{0.8W + T})\)

其中，\(Z_0\)为特性阻抗，\(\epsilon_r\)为介质的相对介电常数，\(H\)为介质厚度，\(W\)为导线宽度，\(T\)为导线厚度。对于带状线（Stripline），特性阻抗计算公式为：\(Z_0=\frac{60}{\sqrt{\epsilon_r}}\ln(\frac{2B}{0.8W + T})\)

其中，\(B\)为上下两个参考平面之间的距离。

3.1.2 传输线的反射

当信号在传输线上传输时，如果传输线的特性阻抗与负载阻抗不匹配，就会发生反射现象。反射会导致信号失真，产生过冲和下冲，影响信号的完整性和 EMC 性能。为了减少反射，应尽量使传输线的特性阻抗与负载阻抗匹配，可采用终端匹配电阻、源端匹配电阻等方式进行匹配。例如，在高速数字信号传输中，若传输线的特性阻抗为 50Ω，负载阻抗也应为 50Ω，可在负载端并联一个 50Ω 的电阻进行终端匹配。

3.1.3 串扰

串扰是指一根信号线上的信号通过互感和互容耦合到相邻信号线上，产生干扰。串扰的大小与信号线之间的距离、平行走线长度、信号频率等因素有关。为了减小串扰，信号线之间应保持足够的距离，一般建议间距不小于 3 倍线宽。对于长平行走线，可在走线之间添加地线进行隔离，或者采用差分信号传输，差分信号对两根信号线之间的干扰相互抵消，能有效提高抗串扰能力。

3.2 优选布线层

3.2.1 表层与内层走线的比较

表层走线容易受到外界电磁干扰，同时也更容易对外辐射电磁能量。内层走线则相对较为屏蔽，受外界干扰较小，对外辐射也较弱。因此，对于高频、高速、敏感信号，应尽量走内层。例如，时钟信号、高速数据线等应优先在内层布线，以减少电磁干扰。但表层走线在元件连接和调试方面具有一定优势，对于一些低频、非关键信号，可在表层布线。

3.2.2 布线层的优先级别

在多层 PCB 设计中，通常将电源层和地层布置在中间层，以提供良好的电源分配和接地参考。信号层的优先级别根据信号的特性来确定，高频、高速、敏感信号应优先布置在靠近电源层或地层的信号层，以利用电源层和地层的屏蔽作用。例如，对于 6 层 PCB，可将顶层和底层作为元件面和焊接面，中间两层分别为电源层和地层，另外两层信号层中，靠近地层的信号层用于布置高频、高速信号，远离地层的信号层用于布置低频、非关键信号。

3.3 阻抗控制

3.3.1 特征阻抗的物理意义

特征阻抗是传输线的一个重要参数，它表示当传输线处于行波状态时，其电压与电流的比值。特征阻抗与传输线的分布参数有关，如前文所述的微带线和带状线的特性阻抗计算公式。在 PCB 设计中，确保传输线的特征阻抗匹配对于信号完整性和 EMC 性能至关重要。如果特征阻抗不匹配，会导致信号反射，产生电磁辐射。

3.3.2 生产工艺对对阻抗控制的影响

PCB 的生产工艺，如导线宽度、介质厚度、铜箔厚度等的精度，会对传输线的特征阻抗产生影响。为了保证阻抗控制的精度，在设计阶段应与 PCB 制造商充分沟通，明确生产工艺的精度要求。例如，导线宽度的公差应控制在 ±0.05mm 以内，介质厚度的公差应控制在 ±0.1mm 以内，以确保传输线的特征阻抗在设计值的 ±10% 范围内。

3.3.3 差分阻抗控制

对于差分信号传输，需要控制差分阻抗。差分阻抗是指差分信号对两根信号线之间的阻抗，其计算公式为：\(Z_{diff}=2Z_0(1 - \frac{K}{1 + \frac{D}{S}})\)

其中，\(Z_{diff}\)为差分阻抗，\(Z_0\)为单端特性阻抗，\(K\)为耦合系数，\(D\)为差分线对之间的距离，\(S\)为差分线对中两根线之间的距离。在设计差分线对时，应根据所需的差分阻抗值，合理调整线宽、线距和介质厚度等参数。例如，对于 USB 3.0 接口的差分线对，要求差分阻抗为 90Ω±5%，可通过优化线宽、线距和介质厚度来满足这一要求。

3.3.4 屏蔽地线对阻抗的影响

在信号线周围添加屏蔽地线可以减小串扰，但同时也会对信号线的阻抗产生影响。屏蔽地线与信号线之间的间距、屏蔽地线的线宽等因素都会影响阻抗。一般来说，屏蔽地线与信号线之间的间距越小，对阻抗的影响越大。因此，在添加屏蔽地线时，需要综合考虑串扰和阻抗的影响，进行合理设计。例如，屏蔽地线与信号线之间的间距可设置为线宽的 2 - 3 倍，屏蔽地线的线宽可根据实际情况选择 0.2 - 0.5mm。

3.4 特殊信号的处理

3.4.1 时钟信号

时钟信号是 PCB 上主要的干扰源之一，其频率高、边沿陡峭，会产生丰富的谐波。时钟线应尽量短而直，避免走直角或锐角，可采用包地处理，即时钟线周围用地线包围，并每隔一定距离（如 50mm）通过过孔与地层相连。时钟线的长度匹配公差应控制在较小范围内，对于 25MHz 以上的时钟，长度匹配公差一般要求 ±50mil，且尽量避免使用通孔换层，如需换层，过孔数量应≤2 个。同时，可在时钟线靠近源端或负载端串联一个小电阻（如 22Ω），以减小信号的过冲和下冲，降低电磁辐射。

3.4.2 高速信号

高速信号（如高速数据线、地址线等）的布线应遵循短、直、粗的原则，尽量减少过孔数量。高速信号的走线应远离其他信号线，与其他信号线的间距不小于 5 倍线宽。对于高速差分信号对，除了要控制差分阻抗外，还应保证两根线的长度匹配，对内长度差一般要求 < 5mil，对间间距≥3 倍线宽。高速信号的布线还应避免跨越电源平面或地平面的分割区域，若不可避免，可采用电容或电感进行桥接。

3.4.3 敏感信号

对干扰敏感的信号（如模拟小信号、弱信号等）应远离干扰源，如电源模块、时钟电路等。敏感信号的走线应尽量短，且采用屏蔽措施，可通过在信号线周围添加地线或使用屏蔽线来实现。例如，在传感器信号传输中，传感器输出的小信号应采用屏蔽线连接到信号调理电路，屏蔽线的屏蔽层应单点接地，以减少外界干扰的影响。

3.5 过孔

3.5.1 过孔模型

过孔可等效为一个电感、电容和电阻的串联电路，其电感主要由过孔的长度决定，电容由过孔与周围导体之间的寄生电容决定，电阻则由过孔的金属材料电阻决定。过孔的电感会增加信号传输的延迟，电容会引起信号的耦合和衰减，电阻会导致信号的功率损耗。过孔的数学模型可表示为：\(Z = R + jωL+\frac{1}{jωC}\)

其中，\(Z\)为过孔的阻抗，\(R\)为电阻，\(L\)为电感，\(C\)为电容，\(ω\)为信号的角频率。

3.5.2 过孔对信号传导与辐射发射影响

过孔会对信号的传导和辐射发射产生影响。过多的过孔会增加信号的传输损耗，导致信号失真。同时，过孔还可能成为电磁辐射的源，尤其是在高频情况下。为了减小过孔对信号的影响，应尽量减少过孔数量，对于高速信号，过孔数量应控制在最低限度。过孔的尺寸也应合理选择，过孔的内径和外径应根据 PCB 的层数、线宽等因素进行确定，一般来说，过孔的内径可选择 0.3 - 0.5mm，外径可选择 0.6 - 0.8mm。

3.6 跨分割区及开槽的处理

3.6.1 开槽的产生

开槽通常是由于对电源 / 地平面进行分割造成的，例如在 PCB 上存在多种电源或不同类型的地（如数字地、模拟地）时，为了避免相互干扰，需要对电源 / 地平面进行分割。但开槽会破坏电源 / 地平面的完整性，导致信号回流路径变长，增加电磁辐射和信号干扰的风险。

3.6.2 开槽对 PCB 板 EMC 性能的影响

开槽会使高速信号的回流路径发生改变，产生较大的环路面积，从而增加电磁辐射。同时，开槽还可能导致不同区域之间的电位差，引起共模干扰。对于低速信号，开槽也可能影响其信号质量，尤其是当信号跨越开槽区域时，会产生信号失真。例如，在一个既有数字电路又有模拟电路的 PCB 中，若数字地和模拟地之间的开槽处理不当，数字电路的噪声可能通过开槽耦合到模拟电路中，影响模拟信号的精度。

3.6.3 对开槽的处理

对于需要严格阻抗控制的高速信号线，其轨线严禁跨分割走线。当 PCB 板上存在不相容电路时，应该进行分地的处理，但分地后应通过单点连接或电感、电容等元件进行桥接，以减小地电位差。当跨开槽走线不可避免时，可采用电容或电感进行桥接，桥接元件的参数应根据信号频率和开槽宽度等因素进行选择。接插件（对外）不应放置在地层隔逢上，以免引入外部干扰。对于高密度接插件，可通过在其周围设置接地引脚或屏蔽措施来减少干扰。跨 “静地” 分割的处理也应遵循类似原则，确保信号的稳定传输和良好的 EMC 性能。

3.7 信号质量与 EMC

3.7.1 EMC 简介

EMC 是指电子设备在其电磁环境中能正常工作且不对该环境中其他设备构成不能承受的电磁干扰的能力。它包括两个方面：电磁干扰（EMI）和电磁抗扰度（EMS）。EMI 是指电子设备产生的电磁干扰对其他设备造成的影响，EMS 是指电子设备抵抗外界电磁干扰的能力。在 PCB 设计中，良好的 EMC 设计能够有效降低 EMI，提高 EMS，确保设备在复杂电磁环境中的正常运行。

3.7.2 信号质量简介

信号质量是指信号在传输过程中的完整性和准确性，包括信号的幅度、相位、失真等方面。良好的信号质量是保证电子设备正常工作的基础，信号失真或干扰会导致设备功能异常。在 PCB 设计中，通过合理的布局、布线和阻抗控制等措施，可以提高信号质量，减少信号传输过程中的失真和干扰。

3.7.3 EMC 与信号质量的相同点

EMC 和信号质量都与信号的传输和干扰有关。良好的 PCB 设计措施，如合理的布局、布线、阻抗控制等，既有助于提高信号质量，减少信号失真和干扰，也能降低设备的电磁辐射，提高其电磁抗扰度，从而满足 EMC 要求。例如，减小信号传输线的长度、避免信号跨分割区走线等措施，既能改善信号质量，又能提升 EMC 性能。

3.7.4 EMC 与信号质量的不同点

EMC 更侧重于设备与外部电磁环境的兼容性，关注设备对外界的电磁干扰以及对外部干扰的抵抗能力，涉及到电磁辐射、传导干扰等方面的标准和规范。而信号质量主要关注设备内部信号在传输过程中的完整性，更侧重于信号