当前位置：首页 > news >正文

嵌入式学习的第四十八天-中断+OCP原则

news 2025/8/12 9:52:58

一、GIC通用中断控制器

1.GIC通用中断控制器

GIC 是 ARM 公司给 Cortex-A/R 内核提供的一个中断控制器，GIC接收众多外部中断，然后对其进行处理，最终通过VFIQ、VIRQ、FIQ 和 IRQ给内核；这四个信号的含义如下： VFIQ:虚拟快速 FIQ。 VIRQ:虚拟 IRQ。 FIQ:快速中断 IRQ。 IRQ:中断 IRQ。

2.GIC中断分类

SPI(Shared Peripheral Interrupt),共享中断， (注意！不是 SPI 总线那个中断)，这类中断泛指所有的外设中断；
PPI(Private Peripheral Interrupt)，私有中断，我们说了 GIC 是支持多核的，每个核肯定有自己独有的中断。这些独有的中断肯定是要指定的核心处理，因此这些中断就叫做私有中断；
SGI(Software-generated Interrupt)，软件中断，由软件触发引起的中断，通过向寄存器GICD_SGIR 写入数据来触发，系统会使用 SGI 中断来完成多核之间的通信。

从图中可以明显看出，Distributor(分发器)可以分发所有共享中断给8个内核，但是私有中断和软件中断只出现自己独自的内核中。

中断ID：中断源有很多，为了区分这些不同的中断源肯定要给他们分配一个唯一 ID，这些 ID 就是中断 ID。每一个 CPU 最多支持 1020 个中断 ID，中断 ID 号为 ID0~ID1019。

ID0~ID15：这 16 个 ID 分配给 SGI； ID16~ID31：这 16 个 ID 分配给 PPI；ID32~ID1019：

这 988 个 ID 分配给 SPI。

3.GIC的组成

由分发器（1个）、CPU接口（几核就几个）

（1）分发器

功能：

全局中断使能控制；
控制每一个中断的使能或者关闭；
设置每个中断的优先级；
设置每个中断的目标处理器列表；
设置每个外部中断的触发模式：电平触发或边沿触发；
设置每个中断属于组 0 还是组 1；

（2）CPU接口

功能：

使能或者关闭发送到 CPU Core 的中断请求信号；
应答中断；
通知中断处理完成；
设置优先级掩码，通过掩码来设置哪些中断不需要上报给 CPU Core；
定义抢占策略；
当多个中断到来的时候，选择优先级最高的中断通知给 CPU Core；

4.协处理器

总共由16个，cp0~cp15；其中最常使用的cp15

（1）作用

获取GIC的基地址（CBAR）
MMU的配置（使能/禁用；SCTLR）
cache的配置
监控系统性能
配置中断控制器（优先级、分组、使能/禁用，VBAR：设置中断向量表基地址）
访问寄存器（mrc读、mcr写）
获取或结束中断（IAR、EOIR）

（2）读写访问指令

MRC: 将 CP15 协处理器中的寄存器数据读到 ARM 寄存器中；

MCR: 将 ARM 寄存器的数据写入到 CP15 协处理器寄存器中。

以MRC指令

为例，从CP15的某个寄存器读取数据到ARM寄存器的指令格式为：

MRC{cond} p15, <opc1>, <Rt>, <CRn>, <CRm>, <opc2>

cond：指令执行的条件码，就是之前我们使用过的指令条件，eq,lt什么的。如果忽略的话就表示无条件执行；

p15：表示要读取的是CP15当中的某个寄存器；

opc1：协处理器要执行的操作码1，其实就是一个数，要做什么将来查表；

Rt：ARM 目标寄存器，读出来的数据放到哪个ARM寄存器里。CP15

CRn：CP15 协处理器的目标寄存器，就是你要读取CP15的哪个寄存器(C0~C15)；

CRm：协处理器中附加的目标寄存器或者源操作数寄存器，如果不需要附加信息就将CRm 设置为 C0，否则结果不可预测。

opc2：可选的协处理器特定操作码2，使用时查表。

MCR与MRC类似的，只是Rt的作用变成了要写入CP15某个寄存器的值。