V-by-One V1.4协议介绍

一、V-by-One简介

  日本THine Electronics, Inc.所研发的V-by-One® HS技术，是专门面向图像传输开发出的数字接口标准，未来将成为数字显示接口技术后LVDS的解决方案之一。V-by-One® HS是利用差分线缆来传输高画质影像的新技术，由1到32组讯号配对组合，每组讯号的最大传输速度为4Gbps。

二、V-by-One特征

• V-by-One HS的开发目的，是为了替代大尺寸液晶显示器图像输入信号VESA标准规格的LVDS技术。
• 由于导入了均衡器功能，使得信号传输品质优于以往的LVDS技术。
• 由于采用了时钟信号恢复技术，解决了在LVDS方案下日趋显著化的配线时滞问题。
• 取消了在以往的LVDS标准中必不可少的时钟信号传输配线（固定频率的传送），降低了EMI干扰。
• 信号传输速度最大可达到4Gbps，减少了配线和连接器使用量，可实现总成本的降低和节约空间。
• 由于传输速度可调节，因此与固定频率的信号传输方式相比，降低了设备耗电量。
• 串行信号传输速度：600Mbps ～ 4Gbps。
• 在原先的LVDS方案上不必进行很大的设计改动，便可无缝过渡到V-by-One HS。
• 日本赛恩电子公司（THine）已经公开了V-by-One HS规格，其已成为一个开放标准。

三、V-by-One最新版本

  当前最新版本V-by-One HS Standard Version 1.52 September 2018 。

四、V-by-One协议介绍

1.系统框图

2.结构框图

  V-by-One的结构框图与DP的结构框图类似。
  发送端由封包Packer，扰码Scrambler，8b/10b编码Encoder，串行化Serializer组成。
  接收端由解串行化Deserializer，8b/10解码Decoder，解扰码Descrambler，解包Unpacker组成。

3.各功能模块

3.1 Packer and Unpacker

  封包和解包的用户接口包括40bit视频数据，24bit控制数据和行场信号，控制数据非必须。

  编码需使用5种帧符号，FSBS，FSBE，FSBE_SR，FSBP，FSACTIVE。

  BE_SR每512个BE要替换成BE_SR。VSYNC后的第1个BE也要替换成BE_SR。

  FSACTIVE就是DE有效数据区，发送视频数据。FSBP就是消隐区，发送0xFF或0x00数据。DE上升沿前一个时钟发送FSBE符号。DE下降沿后一个时钟发送FSBS符号。

  数据格式示意图如下。分为3byte，4byte，5byte三种模式。

3.2 Scrambler and Descrambler

  LFSR：G(X) = X16 + X5 + X4 + X3 + 1
（1）BE_SR符号用来复位LFSR到FFFFh。
（2）特殊符号（BS,BE,BE_SR,SYNL,SYNH）不做扰码。
（3）其他所有在FSACTIVE和FSBP区域的符号都需要做扰码。

3.3 Encoder and Decoder

  编解码器采用ANSI的8b/10b标准。对应使用的K码如下。

BE_SR K28.0 = 8’h1C
BS/SYNL K28.1 = 8’h3C
BE K28.2 = 8’h5C
SYNH K28.5 = 8’hBC

3.4 Data Mapping

  包括RGB，YC444，YC422格式，如以下两个表所示。

3.5 Allocation of Pixel to Data Lane

（1）每个pixel包含几个字节，在1个lane内几个字节顺序如何？
答：3Byte模式：Byte0->Byte1->Byte2->Byte0->Byte1->Byte2->…
4Byte模式：Byte0->Byte1->Byte2->Byte3->Byte0->Byte1->Byte2-> Byte3->…
5Byte模式：Byte0->Byte1->Byte2->Byte3->Byte4->Byte0->Byte1->Byte2->Byte3-> Byte4->…
4Byte模式最容易实现，serdes按1：40模式就是32bit，每个时钟同时传输4Byte。
（2）V Blank期间，全部填充FSBP？
答：在DE前后上升沿和下降沿填Vsync，Hsync，BS或BE，行消隐区，场消隐区都填FSBP，即0xFF或0x00，根据Vsync，Hsync幅值决定。
  以下数排列格式比较常用。

  注意还有另一种数据排列格式比较少用，将每行分块传输，以下是个示例。

4. 初始化

4.1发送端状态机

  当htpdn为低，lockn为高时，进行CDR训练；当htpdn为低，lockn为由高变低时，进入ALN训练，ALN训练只发一次，发完进入Normal。

4.2 接收端状态机

  上电后，HTPDN拉低，然后进入CDR训练状态；如CDR锁定，将LOCKN拉低，进入ALN训练状态，接收完ALN训练发送的数据，然后就进入Normal。

4.3 CDR Training Pattern

  CDR训练用于CDR时钟恢复。CDR训练条件如下：
（1） 当HTPDN=低，LOCKN=高时，执行CDR训练。
（2） 发送端重复发送D10.2（0101010101）码，直到CDR 时钟恢复并锁定。
（3） 训练pattern（D10.2）频率等于V-by-One®HS链路速率率的一半。
（4） D10.2代码不能加扰。
（5） 当接收端CDR失锁时，它可以通过将LOCKN拉高向发送端指示状态。

4.4 ALN Training Pattern

  ALN训练条件如下：
（1） 当发送端输入的HTPDN和LOCKN为低时，ALN训练开始。
（2） ALN训练的一个DE周期由64个像素组成。前32个像素为高，后32个像素是低。
（3） DE循环在ALN训练中重复16次。
（4） 在LOCKN设置为“0”后的ALN训练期间，D[39:0]、Hsync和CTL[23:0]数据包保持为“0”。
（5） 最后一个像素处的DE设置为“1”。
（6） Vsync设置为“0”，但最后第四个像素除外。
（7） Vsync的最后第四像素应设置为“1”，以便用BE_SR符号替换BE字符。
（8） ALN训练模式由数据必须加扰。