半导体笔记＜01-半导体中的数据＞
半导体产业链：
Design → Fab → Wafer Sort → Assembly → Final Test → System
一、设计阶段数据
1. 电路设计数据
a. 来源
EDA工具（Cadence，Synopsys）、RTL代码、IP核库、仿真日志
b. 用途
定义芯片功能、验证逻辑正确性、优化功耗和时序
c. 分析方法
- 静态时序分析（STA）：验证时序约束
- 功耗分析：通过仿真工具（如PrimePower）计算动态/静态功耗
- 形式验证：数学方法验证RTL与网表一致性
o. 注解
① EDA：电子设计自动化，适用于集成电路、PCB 设计等场景。
② RTL代码 ：寄存器传输级，是数字电路设计中对硬件功能进行抽象描述的一种层次。其“主角”是寄存器和寄存器之间的数据通路，即在一个时钟周期内，信号会从寄存器输出，经过组合逻辑运算，最后进入下一级寄存器。类比：就像设计一个“生产线流程图”时，大家关心的是原材料（数据）在各个关键工位（寄存器）之间流转的顺序，而不是先去选择工位的具体设备品牌或规格。RTL核心作用：描述电路功能、作为综合的输入（后续将抽象电路转变为真实电路的起点）、提高设计效率与灵活性（在RTL层面，可以先验证功能是否正确、时序是否大致满足需求，而不必一开始就面临海量器件和复杂连线，极大提高了设计的灵活性）。RTL主要内容：寄存器定义（用于存储数据的基本单元）、组合逻辑运算（在寄存器之间插入"运算"逻辑）、控制信号与状态机。RTL的使用和测试：编写代码（常用硬件描述语言Verilong、VHDL等来书写RTL代码）→ 仿真测试（使用仿真工具如VCS载入RTL代码和测试平台，跑出波形结果，验证是否达成预期功能，如数据处理是否正确、控制时序是否合理）→ 波形测试（仿真之后，会用波形查看器来可视化信号变化，快速定位并修复设计BUG）。参考：RTL介绍
③ IP核库：是具有知识产权核的集成电路芯核的总称，是芯片设计环节中逐步分离出来的经过反复验证的、具有特定功能的、可以重复使用的、包含特定核心元素的（指令集、功能描述、代码等）集成电路设计宏模块（逻辑或功能单元），可以理解为部分可重复使用的''芯片设计模块''。参考：IP核库介绍
2. 物理设计数据
a. 来源
布局布线（Place & Route）工具、GDSLL文件、DRC/LVS报告。
b. 用途
确保物理设计符合工艺规则，避免断路/短路。
c. 分析方法
- 设计规则检查（DRC）：验证几何规则
- 版图对比电路（LVS）：确保版图与电路图匹配
- 寄生参数提取：分析互连线电容电阻（RC）
o. 注解
① DRC：用于验证芯片版图是否符合制造工艺的物理规则限制。
二、制造（Fab）阶段数据
1. 工艺参数数据
a. 来源
设备传感器（温度、压力、气体流量）、晶圆计量（膜厚、CD尺寸）。
b. 用途
监控工艺稳定性，确保每道工序（如光刻、刻蚀）符合规格。
c. 分析方法
- 统计过程控制（SPC）：用控制图（X-bar，R图）检测参数偏移
- 多变量分析（PCA）：识别关键因子因素
- 实时监控（FDC）：通过AI预测工艺偏差
2. 缺陷数据
a. 来源
光学/电子束检测设备（KLA, AMAT）、缺陷扫描图
b. 用途
定位晶圆表面颗粒、刮痕、图案缺陷
c. 分析方法
- 聚类分析：将缺陷按位置/类型分组（如随机缺陷vs系统性缺陷）
- 空间模式识别：发现与光罩/设备相关的重复缺陷
- 根源分析（RCA）：结合工艺参数追溯缺陷成因
o. 注解
① KLA & Klarf：KLA是一家全球领先的半导体过程控制和检测设备供应商，专注于提高半导体制造的效率和质量。
Klarf是 KLA Result File 的缩写，最初是由KLA公司开发的，用于存储KLA半导体公司的测试仪器产生的测试数据。其设计的目的是方便数据的传输和解释，同时提供一种通用的格式，使不同的设备和工具能够互相交换数据。
后来由于其通用性和广泛应用于半导体测试产业，Klarf文件格式逐渐成为了一种行业标准。Klarf文件采用基于文本的格式存储数据，其结构包括头文件和多个数据块的组合。文件头部分包含了与整个文件相关的通用信息，例如数据格式版本、测试时间等。