| TO | 有源区，Active Area，也常记作AA | 晶体管源/漏/导电沟道覆盖的区域 | 所有MOS管、二极管绘制基础 |
| TB | N阱 | 完全包裹PMOS器件的有源区（TO），也常写作NW | 设计CMOS电路时划分阱区 |
| NX | N型注入 | NMOS源漏掺杂，离子注入在硅片中形成N型掺杂区 | 标准数字单元（反相器等） |
| PX | P型注入 | PMOS源漏掺杂，离子注入形成P型重掺杂区 | 模拟电路（运放差分对） |
| GT | 多晶硅栅 | GATE，晶体管栅极，也常记作poly（多晶硅） | 栅极绘制与电阻制作 |
| SN | N+选择层 | N+ Select Layer，是控制N型掺杂区域选择性注入的关键掩膜层，配合NX层精确定位掺杂区，激活则为Nwell注入，屏蔽则为P+区域 | 高压器件/LDMOS |
| SP | P+选择层 | P+ Select Laye，是控制P型重掺杂区域选择性注入的关键掩膜层，配合PX层精确定位掺杂区 | 阱接触（Well Tap） |
| MET1 | 金属1 | 基础互连层 | 90%的局部走线 |
| CT | 接触孔 | Contact Layer，连接有源区与金属1 | 器件电极引出 |
| VIA | 通孔 | Via Layer，层间金属连接 | MET1→MET2跳线 |
| DUMMY | 填充层 | 解决图形密度不均匀导致的化学机械抛光（CMP）碟形效应和刻蚀负载效应，保证制造均匀性 | 大块空白区域密度补偿 |
