FPGA实验6： 有时钟使能两位十进制计数器的设计

一、实验目的与要求

1.. 熟练掌握使用原理图设计较复杂电路；

2. 学习原理图设计中总线的表示以及使用方法。

二、实验原理

运用Quartus II 集成环境下的图形设计方法设计有时钟使能的两位十进制计数器。进行波形仿真和分析、引脚分配并下载到实验设备上进行功能测试。

三、实验内容

注意事项：如果输出端口使用总线类型，要先选定线形，线型，再画总线。总线的命名原则形如：q[7..0],表示q为一条8位宽的总线。总线中的某一根信号线用q[1]、q[2]等形式表示，线型为单根信号线。如图9-1。总线和单根信号线的命名方法都是用鼠标左键点中，当信号线变为蓝色时，直接用键盘输入信号线的名字；修改时，双击信号线名字既可以更改。注意一定不能使用图9-2中的文字输入工具进行信号线的命名！