vivado CELL_BLOAT_FACTOR、CFGBVS
CELL_BLOAT_FACTOR
CELL_BLOAT_FACTOR属性用于指定添加“空白”或
增加单元格间距以增加分层单元格之间的放置距离
单元Vivado放置器会将模块中的单元隔开，以改善路由结果
设计。
当模块中的单元放置在一起时，可以使用单元膨胀，并且
从而在放置步骤期间插入空白。这导致
芯片给定区域中的细胞密度，可以通过增加
可用路由资源。这种技术在狭小拥挤的地区特别有效
相对高性能的逻辑。
提示：Vivado放置程序可以将模块单元之间未使用的逻辑用于其他单元
不包含在分层模块中。
若要使用单元格膨胀，请将cell_BLOAT_FACTOR属性应用于单元格，并将值设置为
LOW、MEDIUM或HIGH。
当使用几百个较小的模块时，建议设置为HIGH
细胞。在较大的模块上使用细胞膨胀可能会迫使模块的放置细胞
相距太远。
重要提示：如果设备已经使用了太多的路由资源，则不建议出现单元膨胀。
体系结构支持
所有架构。
适用对象
•单元格（get_Cells）
价值
•LOW|MEDIUM|HIGH：指定层次结构的单元格之间的相对间距
单元
提示：该属性既可以应用于层次单元，也可以应用于叶级单元。但是，建议
将该属性仅应用于分层单元格，以获得更好的编译时间和内存消耗。
Syntax
Verilog and VHDL Syntax
Not applicable
XDC Syntax
set_property CELL_BLOAT_FACTOR <value> <objects>
XDC Syntax Example
The following assigns a CELL_BLOAT_FACTOR property to the cpuEngine module:
set_property CELL_BLOAT_FACTOR high [get_cells { cpuEngine }]
cfgbv
Xilinx设备支持3.3V、2.5V、1.8V或1.5V I/O的配置接口
配置接口包括组0中的JTAG引脚和专用配置引脚
在组0中，以及在组14和组15中与特定配置模式相关的引脚在7中
系列设备和UltraScale体系结构中的组65。
为了支持气缸组0上的适当配置接口电压，配置
组电压选择引脚（CFGBVS）必须设置为VCCO_0或GND才能配置I/O
组0分别用于3.3V/2.5V或1.8V/1.5V操作。CFGBVS是一个逻辑输入
引脚参考在VCCO_ 0和GND之间。当CFGBVS引脚连接到
VCCO_0电源，组0上的I/O在配置期间支持3.3V或2.5V的操作。
当CFGBVS引脚连接到GND时，组0中的I/O支持1.8V或
配置时为1.5V。
CFGBVS引脚设置决定了始终支持组0的I/O电压。对于7
系列设备，其中组14和组15是HR组类型，或UltraScale中的组65
体系结构，CFGBVS引脚和相应的CONFIG_VOLTAGE属性决定
配置期间的I/O电压支持。
重要事项：当CFGBVS引脚设置为GND以进行1.8V/1.5V I/O操作时，VCCO_0电源和
至组0的I/O信号必须为1.8V（或更低），以避免损坏XIlinx FPGA。
请参阅7系列FPGA配置用户指南（UG470）[参考文献1]或UltraScale
架构（Architecture）配置用户指南（UG570）[参考文献7]，了解有关
配置气缸组电压选择。
Report DRC命令将CFGBVS和CONFIG_VOLTAGE属性检查为
确定CONFIG_MODE设置在当前设计上的兼容性。
体系结构支持
所有架构。
适用对象
•设计（current_design）
价值观
•VCCO：将I/O组0配置为3.3V/2.5V操作。
•GND：为1.8V/1.5V操作配置I/O组0。
Xilinx设备支持3.3V、2.5V、1.8V或1.5V I/O的配置接口
配置接口包括组0中的JTAG引脚和专用配置引脚
在组0中，以及在组14和组15中与特定配置模式相关的引脚在7中
系列设备和UltraScale体系结构中的组65。
为了支持气缸组0上的适当配置接口电压，配置
组电压选择引脚（CFGBVS）必须设置为VCCO_0或GND才能配置I/O
组0分别用于3.3V/2.5V或1.8V/1.5V操作。CFGBVS是一个逻辑输入
引脚参考在VCCO_ 0和GND之间。当CFGBVS引脚连接到
VCCO_0电源，组0上的I/O在配置期间支持3.3V或2.5V的操作。
当CFGBVS引脚连接到GND时，组0中的I/O支持1.8V或
配置时为1.5V。
CFGBVS引脚设置决定了始终支持组0的I/O电压。对于7
系列设备，其中组14和组15是HR组类型，或UltraScale中的组65
体系结构，CFGBVS引脚和相应的CONFIG_VOLTAGE属性决定
配置期间的I/O电压支持。
重要事项：当CFGBVS引脚设置为GND以进行1.8V/1.5V I/O操作时，VCCO_0电源和
至组0的I/O信号必须为1.8V（或更低），以避免损坏XIlinx FPGA。
请参阅7系列FPGA配置用户指南（UG470）[参考文献1]或UltraScale
架构（Architecture）配置用户指南（UG570）[参考文献7]，了解有关
配置气缸组电压选择。
Report DRC命令将CFGBVS和CONFIG_VOLTAGE属性检查为
确定CONFIG_MODE设置在当前设计上的兼容性。
体系结构支持
所有架构。
适用对象
•设计（current_design）
价值观
•VCCO：将I/O组0配置为3.3V/2.5V操作。
•GND：为1.8V/1.5V操作配置I/O组0。
Syntax
Verilog and VHDL Syntax
Not applicable
XDC Syntax
set_property CFGBVS [VCCO | GND] [current_design]
XDC Syntax Example
# Configure I/O Bank 0 for 3.3V/2.5V operation
set_property CFGBVS VCCO [current_design]