当前位置: 首页 > news >正文

Verilog-Behavior Level 和 RTL Level 和 GATE Level的区别

硬件设计中对硬件的描述可以具有不同的抽象级别,以Verilog为例:

  • Behavior Level。描述的是硬件的行为,当我们在看到如下关键字时就是行为级别的代码:#waitwhileforcerelease等,行为级别的代码通常比较直观,但可能不可综合。
  • RTL Level。RTL即Register Transfer Level寄存器传输级别,使用alwaysassign语句块组成的代码,这个级别关注的是数据保存的地方,数据受到什么因素影响,数据的流向等等。RTL级别的代码通常都是可综合的。
  • GATE Level(aka Structural)。使用门级电路(与或非等等)描述硬件,没有always和assign语句。
http://www.lryc.cn/news/374124.html

相关文章:

  • 华为OD机考题HJ1 字符串最后一个单词的长度
  • C语言---------深入理解指针
  • C++ 算法教程
  • 【支持向量机】问题梳理
  • 车载网络安全指南 网络安全框架(二)
  • 元数据、数据元、数据字典、数据模型及元模型的区别详解
  • 【百度智能体】零代码创建职场高情商话术助手智能体
  • 实战项目: 负载均衡
  • 运维监控系统
  • 第3章 Unity 3D着色器系统
  • Qt项目天气预报(1) - ui界面搭建
  • 一、从C语言到C++(一)
  • MySQL(5)
  • 区块链之快照
  • 自学前端第一天
  • SQL Server几种琐
  • redis 一些笔记1
  • 【计网复习】应用层总结(不含HTTP和错题重点解析)
  • carbondata连接数优化
  • 云和运维(SRE)的半生缘-深读实证02
  • java基础操作5——java自定义获取任意年、月、日的起始和结束时间
  • 【Java04】引用变量数组初始化的内存机制
  • 基于JSP的足球赛会管理系统
  • 博客摘录「 AXI三种接口及DMA DDR XDMA介绍(应用于vivado中的ip调用)」2024年6月10日
  • Bigtable: A Distributed Storage System for Structured Data
  • RAG下的prompt编写探索
  • 【计算机组成原理】指令系统考研真题详解之拓展操作码!
  • 北航第六次数据结构与程序设计作业(查找与排序)选填题
  • Optional详解和常用API
  • Unity 3D 物体的Inspector面板