当前位置：首页 > news >正文

SystemC学习笔记(三) - 查看模块的波形

news 2025/7/27 0:35:38

简述

波形在Simulation/Emulation中地位十分重要，尤其是在研发初期，只能通过波形来查看软件hang住的位置。
对于TLM来说，查看波形一般是指查看pvbus上的transaction，而对于SystemC本身来说，查看波形就是使用Gtkwave或其他EDA工具，查看Module的input/output的时序输入/输出，其本质和硬件设计的Verilog/VHDL的波形基本一样。

工具准备

我在MacOS下使用的是GtkWave来查看生成的波形，systemc里一般使用vcd文件来记录波形。
GtkWave在MacOS下的安装非常简单，直接brew即可：

brew install gtkwave

测试代码

代码准备

下面代码的主体实际是gpt生成的，主要修改了一些编译的bug。
整个代码逻辑非常简单，就是一个timer模块，输入是1ns周期的clk，输出是根据clk，每15ns为一个周期，高电平输出5ns，低电平输出15ns。
具体的代码含义已经在注释中，不再赘述。
sc_create_vcd_trace_file是用于抓取信号vcd波形的接口。

#include <systemc.h>SC_MODULE(timer)
{sc_in_clk clk;      // 输入时钟信号sc_out<bool> pulse; // 输出脉冲信号SC_CTOR(timer){// 在时钟上升沿触发的进程SC_THREAD(process);sensitive << clk.pos();}// 进程定义void process(){while(true) {pulse.write(true);  // 输出高电平wait(5, SC_NS);     // 等待5ns（即1个clk周期）pulse.write(false); // 输出低电平wait(10, SC_NS);    // 等待10ns（即1个clk周期）}}
};int sc_main(int argc, char *argv[])
{sc_clock clk("clk", 1, SC_NS); // 创建1ns周期的时钟信号timer t("timer");              // 创建timer模块实例sc_buffer<bool> pulse_out;// 将时钟信号连接到timer模块t.clk(clk);// 将pulse_out信号连接到timer模块t.pulse(pulse_out);// 输出脉冲信号绑定到名为"pulse"的终端sc_trace_file *tf = sc_create_vcd_trace_file("timer");sc_trace(tf, t.clk, "clk");sc_trace(tf, t.pulse, "pulse");// 开始仿真sc_start(50 * 10, SC_NS); // 仿真50*10个clk周期// 关闭波形文件sc_close_vcd_trace_file(tf);return 0;
}