当前位置: 首页 > news >正文

verilog之wire vs reg区别

文章目录

    • 一、wire vs reg
    • 二、实例


一、wire vs reg

wire线网:

  • 仅支持组合逻辑建模
  • 必须由assign语句赋值
  • 不能在always块中驱动
  • 用于连接子模块的输出
  • 用于定义模块的输入端口

reg寄存器:

  • 可支持组合逻辑或时序逻辑建模
  • 必须在always块中赋值

二、实例

wire [7:0] cnt;
assign cnt = 8'b1111_1111;//
reg [
http://www.lryc.cn/news/234704.html

相关文章:

  • 力扣面试经典150题详细解析
  • 【Java 进阶篇】唤醒好运:JQuery 抽奖案例详解
  • 数据处理生产环境_利用MurmurHash3算法在Spark和Scala中生成随机颜色
  • 便利工具分享:一个proto文件的便利使用工具
  • LeetCode704.二分查找及二分法
  • 2023年R1快开门式压力容器操作证模拟考试题库及R1快开门式压力容器操作理论考试试题
  • 探索NLP中的核心架构:编码器与解码器的区别
  • 解决:Error: Missing binding xxxxx\node_modules\node-sass\vendor\win32-x64-83\
  • 科研学习|科研软件——面板数据、截面数据、时间序列数据的区别是什么?
  • 【UE5】物体沿样条线移动
  • Qt控件按钮大全
  • 软件工程--软件过程学习笔记
  • 高校教师资格证备考
  • Git通过rebase合并多个commit
  • ROS 学习应用篇(八)ROS中的坐标变换管理之tf广播与监听的编程实现
  • 计算机算法分析与设计(23)---二分搜索算法(C++)
  • 前置语音群呼与语音机器人群呼哪个更好
  • 『Element Plus の 百科大全』
  • P3879 [TJOI2010] 阅读理解- 字典树
  • upgrade k8s (by quqi99)
  • CronExpression
  • 释放机器人潜力,INDEMIND深耕底层技术
  • 【ES6标准入门】JavaScript中的模块Module语法的使用细节:export命令和imprt命令详细使用,超级详细!!!
  • 流量2----2
  • 人工智能发展前景
  • 编写程序,要求输入x的值,输出y的值。分别用(1)不嵌套的if语句(2)嵌套的if语句(3)if-else语句(4)switch语句。
  • AcWing 4520:质数 ← BFS
  • 00、计算机视觉入门与调优简介
  • .L0CK3D来袭:如何保护您的数据免受致命攻击
  • 多媒体ffmpeg学习教程