当前位置: 首页 > news >正文

从STM32F407到AT32F407(一)

雅特力公司的MCU有着性能超群,价格优越的巨大优势,缺点是相关资料少一些,我们可以充分利用ST的现有资源来开发它。

我用雅特力的STM32F437开发板,使用原子 stm32f407的开发板自带程序,测试串口程序,原设定串口波特率为115200,但是输出乱码,波特率改成230400,串口输出正常。

            于是决心修改一下,时钟配置。主要参考《STM32f4xx中文参考手册.PDF》和RM_AT32F435-F437_CH_V2.03.pdf 。

主要问题出现在RCC PLL配置寄存器(RCC_PLLCFGR)

STM32F4XX的RCC PLL配置寄存器

 

 AT32F407RCC PLL配置寄存器

 

可以看到    PLL_P    只能是4/8/16/32

#define PLL_P      4 //定义为4

看到了他们的配置不同,下面开始修改代码

(1)修改SystemInit()函数。

void SystemInit(void)
{/* FPU settings ------------------------------------------------------------*/#if (__FPU_PRESENT == 1) && (__FPU_USED == 1)SCB->CPACR |= ((3UL << 10*2)|(3UL << 11*2));  /* set CP10 and CP11 Full Access */#endif/* Reset the RCC clock configuration to the default reset state ------------*//* Set HSION bit */RCC->CR |= (uint32_t)0x00000001;/* Reset CFGR register */RCC->CFGR = 0x00000000;/* Reset HSEON, CSSON and PLLON bits */RCC->CR &= (uint32_t)0xFEF6FFFF;/* Reset PLLCFGR register *///RCC->PLLCFGR = 0x24003010;RCC->PLLCFGR = 0x00033002;//AT32F437/* Reset HSEBYP bit */RCC->CR &= (uint32_t)0xFFFBFFFF;/* Disable all interrupts */RCC->CIR = 0x00000000;#if defined (DATA_IN_ExtSRAM) || defined (DATA_IN_ExtSDRAM)SystemInit_ExtMemCtl(); 
#endif /* DATA_IN_ExtSRAM || DATA_IN_ExtSDRAM *//* Configure the System clock source, PLL Multiplier and Divider factors, AHB/APBx prescalers and Flash settings ----------------------------------*/SetSysClock();/* Configure the Vector Table location add offset address ------------------*/
#ifdef VECT_TAB_SRAMSCB->VTOR = SRAM_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM */
#elseSCB->VTOR = FLASH_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal FLASH */
#endif
}

修改配置寄存器初始值,防止硬件错误。

2.修改SetSysClock()中的配置代码

//stm32f407  原代码 
/* Configure the main PLL */RCC->PLLCFGR = PLL_M | (PLL_N << 6) | (((PLL_P >> 1) -1) << 16) |(RCC_PLLCFGR_PLLSRC_HSE) | (PLL_Q << 24);//修改成如下代码/* Configure the main PLL */RCC->PLLCFGR = PLL_M | (PLL_N << 6) | (((PLL_P >> 2) +1) << 16) |(RCC_PLLCFGR_PLLSRC_HSE) | (PLL_Q << 24);

3.修改  RCC_GetClocksFreq()和void SystemCoreClockUpdate(void)函数

将原代码:
pllp = (((RCC->PLLCFGR & RCC_PLLCFGR_PLLP) >>16) +1 ) *2;
改成如下代码
pllp = (((RCC->PLLCFGR & RCC_PLLCFGR_PLLP) >>16) -1 )* 4;

4. 修改延时函数,我目前的时钟是336MHZ

   delay_init(336);        //延时初始化 

经这样修改,串口输出和延时输出正常工作。

可以看到还有PLLQ 是不一样的,抽空处理一下,请大家期待下期!

http://www.lryc.cn/news/62855.html

相关文章:

  • 【数据结构】顺序表和链表基本实现(含全代码)
  • CMake : Linux 搭建开发 - g++、gdb
  • 大数据实战 --- 美团外卖平台数据分析
  • 三大本土化战略支点,大陆集团扩大中国市场生态合作「朋友圈」
  • 为什么停更ROS2机器人课程-2023-
  • 【SpringCloud常见面试题】
  • ChatGPT+智能家居在AWE引热议 OpenCPU成家电产业智能化降本提速引擎
  • 拷贝构造函数和运算符重载
  • 本周热门chatGPT之AutoGPT-AgentGPT,可以实现完全自主实现任务,附部署使用教程
  • Mysql 优化LEFT JOIN语句
  • 全栈成长-python学习笔记之数据类型
  • 面试|兴盛优选数据分析岗
  • Redis(08)主从复制master-slave replication
  • 被chatGPT割了一块钱韭菜
  • vue3+ts+pinia+vite一次性全搞懂
  • Apache安装与基本配置
  • 哈夫曼树【北邮机试】
  • thinkphp:数值(保留小数点后N位,四舍五入,左侧补零,格式化货币,取整,生成随机数,数字与字母进行转换)
  • 用Flutter你得了解的七个问题
  • Nmap使用手册
  • 基于ResNet-attention的负荷预测
  • 华为校招机试 - 批量初始化次数(20230426)
  • WhatsApp CRM:通过 CRM WhatsApp 集成向客户发送消息
  • SOLIDWORKS Electrical无缝集成电气和机械设计
  • Numpy从入门到精通——数组变形|合并数组
  • DJ4-5 路由算法:LS 和 DV
  • python图像处理之形态学梯度、礼帽、黑帽
  • 千万级直播系统后端架构设计
  • ImageJ 用户手册——第五部分(菜单命令File,Edit)
  • nmap常用命令