当前位置：首页 > news >正文

5-EP4CE10F17C8-引脚配置

news 2025/8/2 22:02:12

EP4CE10F17C8-引脚配置

1.命名说明

在这里插入图片描述

2.未使用的引脚

未用到的含义是，该引脚/管脚没有分配任何功能，即未被使用（unused）。
为了防止系统上电后，未用到管脚电平为GND或VCC，造成系统混乱，请务必将为用到管脚设置为输入高阻态。
在这里插入图片描述
通过从Device and Pin Options对话框下Unused Pins分类中Reserve all unused pins的5种允许状态里选择其一，来指定 Intel® Quartus® Prime软件中未使用管脚的状态从而实现电路板设计中的灵活性：
As inputs tri-stated（作为输入三态）
As output driving ground（作为输出驱动接）
As outputs driving an unspecified signal（作为输出驱动未指定信号）
As input tri-stated with bus-hold circuitry（作为使用总线保持电路的输入三态）
As input tri-stated with weak pull-up（作为可弱上拉的输入三态）

通常将未使用管脚设置为As inputs tri-stated with weak pull-up。
要提高信号完整性，就将未使用管脚设置为As output driving ground。
由于这样设置会缩短返回路径，因而可降低电感，并减少相邻I/O上的噪声。
如果这样设置会产生很多通路导致器件中信号堵塞，则不应使用该设置。
为降低功耗，需要将时钟管脚和其他未使用I/O管脚设置为As inputs tri-stated，并接地。