Formality：原语(primitive)的概念

相关阅读

Formalityhttps://blog.csdn.net/weixin_45791458/category_12841971.html?spm=1001.2014.3001.5482

---

        原语(primitive)一般指的是语言内置的基本构件，它们代表了基本的逻辑门和构件，通常用于建模电路的基本功能，例如Verilog中的门级建模会使用and、or等关键词表示单元门。Formality也存在原语的概念，这一般出现在对门级网表进行建模时，本文将对此进行详细解释。

        假设以例1所示的RTL代码作为参考设计（可以看出添加了// synopsys sync_set_reset综合指令让Design Compiler将其实现为带同步复位端的D触发器），例2所示的综合后网表作为实现设计，其中data_out_reg原语是一个带同步复位端的D触发器(FDS2)。

// 例1
module ref(input clk,input reset,input data_in,output reg data_out
);// synopsys sync_set_reset "reset"always @(posedge clk) beginif (reset) begindata_out <= 1'b0;end else begindata_out <= data_in;endendendmodule

// 例2
/
// Created by: Synopsys DC Expert(TM) in wire load mode
// Version   : O-2018.06-SP1
// Date      : Fri Jun 27 15:52:09 2025
/module ref ( clk, reset, data_in, data_out );input clk, reset, data_in;output data_out;wire   n1;FDS2 data_out_reg ( .CR(data_in), .D(n1), .CP(clk), .Q(data_out) );IV U4 ( .A(reset), .Z(n1) );
endmodule

        在Formality中完成了参考设计、实现设计和库文件的读取后，参考设计的结构如图1所示（注意勾选Primitive），原理图如图2所示。

图1 参考设计的结构

图2 参考设计的原理图

        可以看出，就像Design Compiler读取RTL代码后会将其转化为GTECH网表那样（其实GTECH也可以被认为是一种primitive），Formality读取RTL代码后直接将其用内部原语实现了，其中date_out_reg原语是一个有同步使能SL，同步数据输入SD和时钟CLK的D触发器。

        实现设计的结构如图3所示（注意勾选Primitive和Tech Cells），原理图如图4所示。

图3 实现设计的结构

 

图4 实现设计的原理图

        从图3所示的结构，我们可以看到来自标准单元库的date_out_reg单元（注意，这与参考设计中的date_out_reg原语不是一个概念）和U4单元，但是可以看出它们是可以再分的，U4单元由cell0原语组成，date_out_reg单元则由包括*dff.00**在内的四个原语组成。

        date_out_reg单元的内部结构如图5所示。

图5 date_out_reg单元的内部结构

        *dff.00**原语就像参考设计中的date_out_reg原语那样是一个有同步使能SL，同步数据输入SD和时钟CLK的D触发器，但此时搭配cell2原语实现了一个带同步复位端的D触发器。

        总结一下就是，为了让等价性检查更标准化，Formality将直接用内部原语实现RTL代码，而用功能等效的方式用内部原语实现门级网表中的各个标准单元，并最终对内部原语进行比较。在工艺库列表中，可以查看各个标准单元是如何映射到内部原语的，如图6所示。

图6 查看标准单元库中每个标准单元原语映射方式

        这也解释了为什么在进行比较点验证时，会将参考设计中的date_out_reg原语和实现设计中的date_out_reg/*dff.00**原语进行比较了，此时它们才应该是比较是否等价的对象，如图7所示。

图7 比较点的验证