当前位置: 首页 > news >正文

PCB注意事项

1.记录一下我绘制PCB中遇到的一些坑

4G模块和SIM卡的信号线最好距离短,SIM卡下 不要过线

晶振是高速信号,两根线要尽可能差分,保持长度一直,而且线尽可能加粗,晶振下最好不要有线经过

继电器中间需要间隔

继电器中间挖空,起到隔离作用,绝缘,因为继电器有可能接市电220v 高压

信号过孔 内径 0.4mm 外径0.7mm

跨页面的端口 每页相同的端口只需要一个

如果一页有多个相同的端口会报错

将元器件以矩形排列的时候发现没有反应

没有开启交叉探针模式 快捷键 SHIFT+Ctrl+X成功选择后的标志是  图标加亮

Cannot Locate Document [PCB1.PcbDoc]

没有将PCB进行保存

封装更新,保存而且从原理图重新导入PCB却没有反应

更新封装后需要点击 UPdate PCB With ---- 需要更新一下!!

然后在从原理图导入PCB就可以完成PCB封装的更新

altium designer布线调整时不自动删除旧线

这时就要,在拉线中按Tab键,进入:

把上面红圈内的选项勾上即可。

同时注意,如果只打开了PCB文件,而没有一起打开工程也有可能出现不自动删除旧线的问题。

ad软件的辅助线乱飞

解决方法: 工具 视图: 连接->显示所有,就可以刷新成功了

原理图线连接不上

shift +e 切换成抓取模式

调用别人封装注意封装的引脚和原理图是否相同

检查封装并不是光看引脚数量和间距,主要是看引脚位置!

而且一定要先选型,再去看封装,如果选型有问题,一定要第一时间改变封装

直流电机和CPU电路的GND问题

直流电机的地和cpu电路中的地最好用0Ω电阻中间间隔起来,或者用电感和磁珠起来隔断作用,形成第二个回路,放置信号线的电源与直流电机的电流冲突

原理图元器件与线路连接对不准

1.设置捕捉栅格 10mil

http://www.lryc.cn/news/510279.html

相关文章:

  • Nmap使用指南
  • 社区版Dify 轻松实现文生图,Dify+LLM+ComfyUI
  • Python - 获取当前函数中的所有参数信息(名称和值)
  • PHP之伪协议
  • 关于Vue的子组件改变父组件传来的值
  • jvm排查问题-实践追踪问题 与思路--堆内堆外内存泄漏排查方针
  • 网络层协议--ip协议
  • 【总结整理】 神经网络与深度学习 邱锡鹏 课后习题答案 扩展阅读链接
  • 使用 Three.js 创建一个 3D 人形机器人仿真系统
  • 图像修复和编辑大一统 | 腾讯北大等联合提出BrushEdit:BrushNet进阶版来了
  • 【hackmyvm】Adroit靶机wp
  • 【Python运维】自动化备份与恢复系统的实现:Python脚本实战
  • Goland 安装与使用
  • vue2 升级为 vite 打包
  • FreeSwitch中启用WebRTC
  • R语言的数据类型
  • 基于UNET的图像分类
  • css文字折行以及双端对齐实现方式
  • 华为云语音交互SIS的使用案例(文字转语音-详细教程)
  • 设计一个监控摄像头物联网IOT(webRTC、音视频、文件存储)
  • 学习笔记(prism--视频【WPF-prism核心教程】)--待更新
  • Kafka无锁设计
  • 【GO基础学习】gin框架路由详解
  • GPIO+TIM(无PWM)实现呼吸灯功能
  • 贪心算法.
  • Linux系统和makefile详解
  • GitLab 将停止为中国区用户提供服务,60天迁移期如何应对? | LeetTalk Daily
  • 【杂谈】-AI搜索引擎如何改变传统SEO及其在内容营销中的作用
  • PTA数据结构编程题7-1最大子列和问题
  • 深入浅出:AWT的基本组件及其应用