当前位置: 首页 > news >正文

0,国产FPGA(紫光同创)-新建PDS工程

        国产FPGA正在蓬勃发展,紫光同创FPGA是大家竞赛时经常遇到的一款国产FPGA,本专栏从IP核开始一直到后续图像处理等。

        开发板:盘古50K标准板

1,新建PDS工程

        点击File(1),然后是New Projects(2)新建工程向导。再点击Next。

        修改文件名Project Name(1),修改工程路径Project  Location(2),取消创建文件夹(3),选择RTL工程(4)。然后一路NEXT,不添加源文件、仿真文件、约束文件,这些后续添加。

        注:第三步取消文件夹可以勾选上,勾选上PDS会创建一个以你工程名的文件夹,将工程放在下面。

        选择Device为PGL50H(1)根据大家自己的开发板来,选择型号(2),点击NEXT(3)。至此新建PDS工程结束。

2,PDS工程添加源文件、仿真文件、约束文件

        右击(0)位置空白处,点击Add Source(1)添加源文件,点击(2)添加设计文件、点击(3)添加仿真文件。

        点击下列(1)、(2)、(3)开始进入约束文件的创建向导。

        创建如下约束时钟。

        点击Device(1)、点击I/O(2)、然后在(3)中进行管脚配置,点击保存后生成对应的约束文件。

3,配置ModeSim联合仿真

        点击Tools(1)工具,点击综合仿真库(2),打开后在(3)位置输入你自己ModelSim的安装路径(以win64结尾的那个)。最后点击Compile进行综合,等待一段时间后完成。

4,烧录

        烧录前需要生产sbit文件可以在Flow下直接双击Generate Bitstream生成。点击Tools(1)工具,点击Configuration(2)。

        右击(1)空白处,选择Scan Device(2)扫描设备。跳出来的界面选择要烧录的sbit文件。

        右击PANGO图标,点击Program进行烧录。

http://www.lryc.cn/news/475795.html

相关文章:

  • c++联合
  • Edit Data. Create Cell Editors. Validate User Input 编辑数据。创建 Cell Editors。验证用户输入
  • Java 文件操作与IO流
  • 探索开源MiniMind项目:让大语言模型不再神秘(1)
  • Android 大疆面经
  • 【2024-10-31-2024-11-03】LeetCode刷题——python语法基础题
  • 【算法】二分查找
  • 第十五章 Vue工程化开发及Vue CLI脚手架
  • 【Grafana】Grafana 基础入门
  • 如何获取页面上所有input框
  • 0-ARM Linux驱动开发-字符设备
  • 使用 Faster Whisper 和 Gradio 实现实时语音转文字
  • redis v6.0.16 安装 基于Ubuntu 22.04
  • Milvus - 内存索引类型详解
  • 【STM32】按键控制LED 光敏传感器控制蜂鸣器
  • flutter-防抖
  • 什么是贪心算法
  • YOLOv6-4.0部分代码阅读笔记-effidehead_lite.py
  • 重学SpringBoot3-整合 Elasticsearch 8.x (一)客户端方式
  • 极简实现酷炫动效:Flutter隐式动画指南第三篇自定义Flutter隐式动画
  • 无人机维护保养、部件修理更换技术详解
  • xilinx vitis 更换硬件平台——ZYNQ学习笔记5
  • vscode makfile编译c程序
  • 【学术论文投稿】探索嵌入式硬件设计:揭秘智能设备的心脏
  • JavaScript 概述
  • 2024年10月个人工作生活总结
  • uniapp ,微信小程序,滚动(下滑,上拉)到底部加载下一页内容
  • MySQL中的日志类型有哪些?binlog、redolog和undolog的作用和区别是什么?
  • 【uni-app】创建自定义模板
  • Cesium移动Primitive位置