MODELSIM仿真报错解决记录
目录
问题：Modelsim报错：Error (10228): Verilog HDL error at Line_Shift_RAM_1Bit.v(39): module “Line_Shift_RAM_1
原因：创建的IP核放到了别的位置
解决方法：删掉IP核以及QIP等文件，将IP核创建到工程目录下
问题：在vivado中调用modelsim仿真，出现报错“Module 'GND' is not defined.”，“Module 'LUT4' is not defined.”等等一大堆，所有的IP核都是这样的报错。
原因：VIVADO版本为2017.2，Modelsim版本为10.7c；VIVADO和MODELSIM版本不匹配
解决方法：卸载10.7c，安装10.5版本的modelsim即可！
问题：(vopt-2697) LSB of part-select into 'MODELSIM报错：(vopt-2697) LSB of part-select into 'S_mult_cos' is out of bounds.' is out of bounds.
原因：位宽没给对
问题： (vopt-2698) Element index 1 into 'M_coe_paramter' is out of bounds.
原因：该Mcoe_paramter位宽由上层模块输入，上层模块输入的位宽不对
问题：(suppressible): D:\LXLXLX\Vivado\2020.2\data\verilog\src\unisims\BUFG_GT_SYNC.v(46): (vopt-7063) Failed to find 'GRESTORE' in hierarchical name 'glbl.GRESTORE'. # Region: sim.u_top_layer.u_XINTF_100G_top.IP_INST.cmac_0.inst.BUFG_GT_SYNC】
解决方法：将对应的ip核reset然后重新genereate即可。
问题：# ** Error: ../../../../project_DX5S.ip_user_files/ipstatic/hdl/fifo_generator_v13_2_rfs.vhd(82): (vcom-1598) Library "unisim" not found.# ** Error: ../../../../project_DX5S.ip_user_files/ipstatic/hdl/fifo_generator_v13_2_rfs.vhd(82): (vcom-1136) Unknown identifier "".
解决方法：将vivado生成的库（ip）文件添加到modelsim.ini中
问题：Modelsim报错：Error (10228): Verilog HDL error at Line_Shift_RAM_1Bit.v(39): module “Line_Shift_RAM_1
原因：创建的IP核放到了别的位置
解决方法：删掉IP核以及QIP等文件，将IP核创建到工程目录下
问题：在vivado中调用modelsim仿真，出现报错“Module 'GND' is not defined.”，“Module 'LUT4' is not defined.”等等一大堆，所有的IP核都是这样的报错。
原因：VIVADO版本为2017.2，Modelsim版本为10.7c；VIVADO和MODELSIM版本不匹配
由于问题已经解决了所以我没有报错的截图，可以参考这篇文章http://t.csdnimg.cn/jph9V的报错截图，我和他的情况是一样的。
解决方法：卸载10.7c，安装10.5版本的modelsim即可！
问题：(vopt-2697) LSB of part-select into 'MODELSIM报错：(vopt-2697) LSB of part-select into 'S_mult_cos' is out of bounds.' is out of bounds.
原因：位宽没给对
问题： (vopt-2698) Element index 1 into 'M_coe_paramter' is out of bounds.
原因：该Mcoe_paramter位宽由上层模块输入，上层模块输入的位宽不对
