Xilinx FPGA底层逻辑资源简介(1)：关于LC，CLB，SLICE，LUT，FF的概念
LC：Logic Cell 逻辑单元
Logic Cell是Xilinx定义的一种标准，用于定义不同系列器件的大小。对于7系列芯片，通常在名字中就已经体现了LC的大小，在UG474中原话为：
对于7a75t芯片，LC的大小为75K，6输入LUT的数量为75K/1.6，约为47K左右大小；
对于7k325t芯片，LC的大小为325K，6输入LUT的数量为325K/1.6，约为203K左右大小；
注：Xilinx定义的标准为LC，复旦微定义的标准为LB（Logic Block？？？）
CLB：Configurable Logic Block 可配置逻辑块
CLB是实现时序电路与组合电路的重要逻辑资源。
CLB由多个相同的Slice和附加逻辑（算数和进位链）构成。每个CLB模块不仅可以用于实现组合逻辑和时序逻辑，还可以配置为分布式RAM和分布式ROM。
LS：Logic Slice 逻辑片（7Series FPGA包含SliceL和SliceM）
在7Series FPGA中，SliceL占2/3，SliceM占1/3。只有SliceM可以用作DRAM（distributed ram）和SRL（移位寄存器）。一个Slice中含有4个6输入LUT和8个FF，只有SliceM（M表示Memory）的LUT可以用于实现DRAM和SRL，原文如下。
LUT：Look Up Table 查找表
查找表是最FPGA中实现逻辑的基本单元，通常有4输入查找表和6输入查找表（4/6 input LUT）。7系列fpga中的LUT可以配置为具有一个输出的6输入LUT，也可以配置为具有单独输出但具有公共地址或逻辑输入的两个5输入LUT。
FF：Flip-Flop 寄存器
当后面的四个FF当作Latch来用时，前面的四个FF就不能使用了。所以在FPGA设计中，应避免Latch的出现。
CLB和Slice的关系
Each CLB can contain two SLICEL or a SLICEL and a SLICEM.
即一个CLB中可以包含两个SliceL或者一个SliceL和一个SliceM。
两种不同类型的CLB：左边的CLB包含一个SliceM和SliceL，右边的CLB包含两个SliceL。
Slice和LUT，FF，MUX的关系
