【ARM CoreLink CCI-400 控制器简介】
文章目录
- CCI-400 介绍
CCI-400 介绍
CCI（Cache Coherent Interconnect）是ARM 中 的Cache一致性控制器。
CCI-400 将 Interconnect 和coherency 功能结合到一个模块中。它支持多达两个ACE master 点的interface，例如：
Cortex®-A7 processor
Cortex-A15 processor
Cortex-A17 processor
Cortex-A53 processor
Cortex-A57 processor
| Feature | Details |
|---|---|
| AMBA specifications | AMBA 4 ACE and ACE-Lite |
| ACE Slave interfaces | 2 for fully coherent processors including Arm Cortex |
| ACE-Lite slave interfaces | 1-3 for IO coherent devices such as Mali processors, accelerators and IO |
| Memory and system master interfaces | 1-2 memory interfaces 1 system interface |
| Coherency | Broadcast snoop protocol |
| Memory map | 40 bit Physical, configurable address map 44 bit DVM |
CCI-400还支持多达三个ACE-Lite主站，例如，ARM MaliTM-T600系列图形处理器单元（GPU）。
所有这些接口都有可选的DVM消息支持，以管理分布式内存管理单元（MMU），例如CoreLink MMU-400。这些单元可以通过CCI-400与最多三个ACE-Lite从机进行通信。
硬件管理的一致性可以通过共享片上数据来提高系统性能和降低系统功耗。
CCI-400 cache一致性控制器实现了ACE协议，demo系统框图如下所示：
CCI-400cache一致性控制器是一个基础设施组件，支持以下内容:
- 在最多两个ACE主站和三个ACE-Lite主站之间的数据一致性，有三个独立的序列化点（PoS）和全屏障支持。
- 主站和最多三个从站之间的高带宽、跨栏互连功能。
- 主站之间的DVM消息传输。
- QoS虚拟网络（QVN）。
- 服务质量（QoS）调节，用于塑造流量曲线。
- 性能监测单元（PMU），统计与性能有关的事件。
推荐阅读：
https://blog.51cto.com/qmiller/5285105