锁相环（1）
PLL代表相位锁定环。顾名思义，如下图所示，PLL是一种具有反馈循环的电路，可将反馈信号的相/频率保持与参考输入信号的相/频率相同（锁定）。
如下图所示，如果参考输入和反馈输入之间存在相位差，则“相位检测器 +循环滤波器”会生成一定幅度的电压以控制VCO（电压控制的振荡器）。
现在，了解更多细节。让我们考虑相位探测器的工作原理。有几种不同类型的相位检测器，但最简单的相位检测器工作形式如下。它只是比较两个信号级别的参考输入信号和反馈信号，如果两个信号都是高电平1，则每个时间域，相位检测器输出为低电平0，如果仅一个信号高电平1，则相位检测器生成高电平1。
异或，先异再或，把其中一个取非，再或，两个一样才为真。
10或者01等于1
11或者00等于0
也就是三态
简而言之，在这种情况下，相位检测器与XOR门逻辑完全相同。因此，如果两个输入信号的相位不同，则相位检测器将产生脉冲。脉冲的宽度与相位差的程度成正比。一旦生成这些脉冲，它就会经过低通滤波器（称为环路滤波器）进行平滑脉冲以使更平坦（相当于直流信号）信号。这种直流信号作为VCO的控制电压。
看起来没那么复杂。但是如上所述，锁相环存在一个问题。如果你简单地应用上面解释的规则，相检波器不能使反馈信号相位与参考信号相位相比是领先的还是滞后的有任何区别，如下所示。
因此，锁相环的进一步发展将是开发一种相位检测器，根据反馈信号相位与参考信号相位相比是超前还是滞后，给出不同的结果。在该图中，您可以看到鉴相器根据相位是超前的还是滞后的产生不同极性(不同的符号)的输出信号。
现在我想我明白了锁相环是如何检测相位差并补偿这些相位差的。但是当我听说锁相环最常见的应用之一是频率合成，这意味着它可以检测频率差，并可以将输出频率锁定到特定的值。我花了很长时间才最终理解锁相环操作和频率合成之间的相关性。秘诀是在反馈路径中放置一个分频器，如下图所示。通过这种方式，我们可以将VCO(压控振荡器)的输出频率锁定为(N x 参考输入频率)
例如，如果在反馈路径上放置’2’分频器，则可以将频率锁定为Ref Input frequency频率的两倍
您可能已经注意到，锁相环机制的关键部分是检测参考信号和输入信号之间的相位差。但是当我们谈论锁相环时，在大多数情况下它指的是一种可以将信号的频率锁定到特定参考频率的设备。然后，我的问题是相位检测机制如何检测频率差。我发现相位和频率之间的关系并不容易可视化，但是从下面的数学方程可以明显地看到相位和频率之间有一定的确定性关系。
下面的方程表明两个信号之间的相位差(从相同的相位开始)在一定的时间跨度后。
